make使用語法：
? ? make [選項][目標][宏定義]
? ? 選項列表：
? ? ? ? -d ?顯示調試信息(debug)
? ? ? ? -f<文件> 指定從那個文件中讀取以來關系，默認文件是"Makefile"或者"makefile","-"表示從標準輸入(file)
? ? ? ? -h ?顯示所有選項的簡要說明(help)
? ? ? ? -n 不運行任何Makefile命令，只去現實它們(no)
? ? ? ? -s 安靜的方式運行，不顯示任何信息(silence)
? ? 可以使用-h來獲取更多的選項：

當make命令不帶選項運行的時候，它從Makefile中讀取指定規則
當制定規則不同與Makefile(makefile)的其他文件中時候，就要運行帶有-f選項的make命令。如make.fray.Makefile
make -f make.fray.Makefile

目標列表：關聯性列表
<TAB>命令列表

目標列表：是用一個或者多個空格分開的目標文件的清單

關聯性列表：同樣是一個或者多個空格分開的目標文件，是目標列表所以來的多個目標文件的清單；

命令列表：用于創建目標文件的將要執行的命令清單，這個命令列表被換行符號分開，命令列表中的每個命令必須要以<TAB>字符開始；

如：##Sample
    power:power.c
        gcc -o power power.c

如:#Sample
    power:power.o demo.o
        gcc -o power power.o demo.o
    power.o:power.c
        gcc -o power.o -c power.c
    demo.o:demo.c
        gcc -o demo.o -c demo.c

注意：書寫的形式類似于倒推的形式

目標列表：關聯性列表；命令列表
命令列表是一系列被分號隔開的命令，一個很長的命令行要續行的時候需要用一個反斜杠符號
如：all/mymath_test:src/mymath.c src/mymath_test.c; \
gcc -o all/mymath_test src/mymath.c  \  
src/mymath_test.c

簡單變量：
    定義
        變量名字：=[文本]
        這類變量的實質就是一組字符串
    添加
        變量名字+=[文本]或者 變量名字：=[文本][文本]
    引用變量
        $(變量名)
        $單字符變量(指的是但字符的變量 a:=123  $a)

        如：G：=gcc  一般我們都是定義成大寫的
            $G -o power power.c

內置變量：
    $@   當前目標的名詞
    $?   比當前目標更新的已修改的依賴性列表
    $<   依賴性列表的第一個文件
    $^   用空格分開的所有依賴性列表

虛目標是不存在的文件
虛目標允許你去強制執行某些事件，但這些事件在正常的規則中是不會發生的 
虛目標不是真正的文件，make命令可以使用針對他們的任意規則
    虛目標總是使與之有關的命令被執行

all 生成工程中所有可以執行者，通常是makefile的第一個生成目標
test 運行程序的自動測試套件
clean 刪除make all生成的所有文件
install 在系統目錄中安裝工程項目生成的可執行文件和文檔
uninstall 刪除make install安裝的所有文件

make中有一些與定義的目標，這些預定義目標被make以一種特殊的方式進行處理，這些目標稱為特殊目標；
.DEFAULTS  如果make找不到生成目標的任何makefile入口或后綴規則，就執行與目標相關的命令
.IGNORE  如果某一行makefile包含該目標，make忽略錯誤代碼并繼續建立，如果一個命令不正常存在，make自然會停止，帶有-i選項的make命令可以執行相同的任務
.PHONY
    允許你指定一個不是文件的目標，所以您能只是make調用一系列makefile中的命令，即使在當前目錄中有一個具有相同名字的文件
.SILENT
    make執行這些命令，但是不顯示這些命令，帶有-s的make可以執行相同的人物，
.SUFFIXES
    為目標指定的前提(后綴)可以與后綴規則相互關聯，如果與目標沒有相關性的前提，以存在的后綴列表就會被刪除

make中有許多預定義的規則成為后綴規則，它可以讓make自動執行許多任務
為了建立一個目標，make會遍歷一連串的依賴關系，這是為了決定從何處開始建立，如果沒有找到目標文件，make就按有限順序查找源文件       

默認模式規則：
    %o:%c
        $(CC) $(CFLAGS) -c $<
    $o:%s
        $(CC) $(AFLAGS) -o $@ $<

#：注釋
\：連接符號
關聯列表和命令列表中可以使用shell通配符號？ * %等

#Sample
CC:=gcc
CFLAGS:=-Iinclude
CFLAGS+=-c
TARGET:=all/mytest_test3
DEPEND:=obj/mymath.o 
DEPEND+=obj/mymath_test.o

$(TARGET):$(DEPEND)
    $(CC) -o $@ $^
#obj/mymath.o:src/mymath.c
#   $(CC) -o $@ $(CFLAGS) $^
#obj/mymath_test.o:src/mymath_test.c
#   $(CC) -o $@ $(CFLAGS) $^

#使用make中的默認的模式規則
obj/%.o:src/%.c
    $(CC) -o $@ $(CFLAGS) $^ 



#聲明clean是一個虛目標
.PHONY:clean
clean:
    rm -rf obj/mymath.o obj/mymath_test.o